Lo scenario
Progettazione di un diagramma a blocchi didattico o documentale per la pipeline di una CPU moderna out-of-order con cache.
Cosa contiene questo disegno
Leggi le decisioni che ne stanno alla base.
01
Incluse fasi separate di issue e writeback per rappresentare l'esecuzione out-of-order
02
Anello di feedback dal branch predictor alla fase fetch tramite execute
03
Cache L1 per istruzioni e dati separate, con cache L2 unificata
Adatto a qualsiasi processore superscalare con pipeline, cache e branch prediction per illustrare il flusso delle istruzioni.