ChatDiagram
digital-logic · timing-analysis · flip-flop

Violation des temps de setup et de hold d’une bascule D

Type Diagramme temporelNorme WaveDrom-compatible signal descriptionMoteur schematex-timingMis à jour 29/09/2026
D Flip-Flop Setup/Hold Violation
Drawing preview
Le scénario

Une bascule de type D est cadencée ; les changements de données trop proches d’un front d’horloge provoquent des violations de setup ou de hold, entraînant une sortie Q métastable.

Ce que contient ce dessin

Comprenez les décisions qui le sous-tendent.

01

Illustration d’abord du fonctionnement normal, puis d’une violation de setup (D change juste avant le front d’horloge) et d’une violation de hold (D change immédiatement après le front d’horloge), avec représentation de la métastabilité correspondante de Q.

À utiliser pour enseigner ou vérifier les contraintes temporelles des circuits numériques, notamment lors de la conception de circuits logiques séquentiels.

Voir tous les modèles de diagramme temporel →