Le scénario
Concevoir un circuit au niveau transistor pour une porte NOR CMOS à 3 entrées.
Ce que contient ce dessin
Comprenez les décisions qui le sous-tendent.
01
Trois transistors PMOS en série tirent la sortie à l’état haut lorsque toutes les entrées sont à l’état bas
02
Trois transistors NMOS en parallèle tirent la sortie à l’état bas lorsqu’une entrée est à l’état haut
À utiliser pour illustrer la logique combinatoire CMOS, enseigner la conception de circuits intégrés numériques ou analyser la structure d’une porte CMOS.