התרחיש
תכנון מעגל ברמת טרנזיסטורים עבור שער NOR CMOS בעל 3 כניסות.
מה מופיע בתרשים הזה
פענחו את ההחלטות שמאחוריו.
01
שלושה טרנזיסטורי PMOS בטור מעלים את הפלט כאשר כל הכניסות נמוכות
02
שלושה טרנזיסטורי NMOS במקביל מורידים את הפלט כאשר אחת מהכניסות גבוהה
לשימוש בהמחשת לוגיקה קומבינטורית ב-CMOS, בהוראת תכנון IC דיגיטלי או בניתוח מבנה של שער CMOS.