“Dessine un XOR 5 V à trois entrées avec deux portes 74HC86 en cascade : des sources d’entrée 5 V A, B et C alimentent les portes, et Y commande une charge de sortie de 10 kΩ.”
Comprenez les décisions qui le sous-tendent.
U1 produit le net intermédiaire X à partir de A et B, puis U2 combine X avec C.
VDD est fourni sous 5 V, avec le nœud 0 comme référence de retour.
des sources distinctes A, B et C font de chaque entrée logique un net connecté.
une charge de 10 kΩ entre Y et la masse fournit à la sortie une charge connectée bien définie.
Utilise ce circuit pour une fonction de parité CMOS 5 V à trois entrées construite avec un 74HC86. Vérifie les niveaux de commande des entrées, le fan-out, le découplage et le brochage exact du boîtier avant toute utilisation matérielle.
Questions fréquentes
Quelle fonction logique ce circuit réalise-t-il ?
Y est à l’état haut lorsqu’un nombre impair de signaux parmi A, B et C est à l’état haut ; il s’agit d’une fonction XOR à trois entrées, ou de parité impaire.
Pourquoi utiliser deux portes 74HC86 ?
Un 74HC86 contient des portes XOR à deux entrées : une porte réalise A XOR B, puis la suivante combine ce résultat avec C.
Qu’est-ce que le net X ?
X est la sortie intermédiaire du premier étage XOR et la première entrée du deuxième étage.
La résistance de 10 kΩ définit-elle le niveau logique ?
Non. Il s’agit d’une charge de sortie reliée à la masse ; la sortie du 74HC86 force toujours activement Y à l’état haut ou bas.